Cadence OrCAD Signal Explorer能帮助电子设计工程师们解决在电路板设计过程当中遇到的信号完整性问题,这些问题在原理图设计阶段到PCB元器件的布局和布线过程中一直存在。它可以进行布线前和布线后的网络拓扑结构提取、信号仿真分析和验证,允许用户制定设计规则来驱动网络的互连方式来提高PCB设计的稳定性。
随之电子线路的设计密度、复杂度的不断提高、信号的上升沿速率也越来越快,这会带来很多信号完整性的问题,并可能会导致使设计周期变长、设计过程出现反复的迭代、同时也增加了产品的成本。从设计初期到元器件的布局布线,Cadence OrCAD Signal Explorer帮助电子设计工程师们解决了这些在设计过程当中遇到的问题。
各种信号完整性问题对设计从前端到后端提出了新的要求,可以满足使用户很轻松的实现对后布线拓扑结构的提取,以及复杂PCB板高速互联的仿真分析与验证。集成式的设计和分析环境无需转换设计数据库就可对电路板进行仿真和分析。
Cadence OrCAD Signal Explorer与Cadence OrCAD PCB Editor完整结合减少了元器件数据库在转换过程当中可能出现的问题。工程师现在可以在设计周期的任意阶段、在电路板局部布局或者全程布局的时候、在局部布线或者完成布线的时候,在没有网络或者PCB数据库的情况下进行信号完整性分析和拓扑结构提取。
OrCAD Signal Explorer软件包括有:Tlsim仿真引擎、SigXplorer拓扑编辑模块、SigWave波形显示模块、模型编辑器和各种类型模型转换模块。IBIS模型标准可以完全转换为Cadence DML(器件模型语言)模型,可以实现晶体管级模型和SPICE仿真器同时运行。
可在设计周期的任意阶段进行布线前和布线后的信号完整性分析,确保设计遵守约束规则。
测试、分析和互连拓扑结构的设计提高了电路的可靠性、改善了电路的性能、减少了对原型的修改。
无需从OrCAD PCB Editor导入需要提取的拓扑结构,再转换设计数据库去执行仿真。
提供了一个容易使用的模型编辑环境,能创建、使用和验证各种模型,快速改进了模型仿真的性能。