广告图片
【PCB设计同步分析】六大隐藏分析技巧
当前位置: 首页 > 高速PCB设计 > 【PCB设计同步分析】六大隐藏分析技巧
111111.png


【PCB设计同步分析】系列专题将解密六大隐藏分析技巧,帮助EE、Layout人员在设计前期阶段不需依靠SI/PI专家就能做初步的模拟分析,快速找出并排除常见信号/电源问题,提升设计质量和效率。


接下来会带领大家一一解锁IR Drop压降、Coupling耦合、Impedance阻抗、Crosstalk串扰、Reflection反射、Return Path回流路径等分析技巧,欢迎共同探讨。


点击技巧名称,免费下载技术指南!


技巧一:

避免IR Drop,优化电源设计


一个理想的电源供应环境,对电子产品的运作至关重要;而如何提供良好的电源供应,除了在硬件设计时规划足够的电源功率以供应负载,在PCB设计时针对电源传输路径进行分析优化,避免IR Drop产生,亦是必要的过程。


本系列首篇将与大家分享如何使用Allegro设计同步分析 (In-Design Analysis , IDA) 功能中的IR Drop分析,在PCB设计过程中快速进行压降分析,帮助PCB设计团队实时排除常见电源问题,并以直观的方式,指出设计问题所在,帮助工程师快速检查、定位和修正问题,优化电源供应设计。



技巧二:

避免信号耦合干扰


以往PCB设计团队在考虑布线质量两大基本议题 Coupling耦合干扰和Impedance阻抗时,因为没有适当的工具和简易的流程,都得在布线后请SI 人员作分析,但依其分析结果,PCB设计人员却又难以明确知道各问题的位置而实时进行适当调整,以符合信号特性和质量的需求。


本篇将与大家分享如何使用Allegro的Coupling同步分析功能,在PCB设计过程中预先进行信号耦合分析,只要依照后面的检查步骤,就可以在Layout工具中实现耦合干扰快筛分析的目的,而不需担心是否有Models 或是否还要拜托谁才能检查,以提升Layout的质量并且减少产品量产后因信号不稳而需要召回的重大损失。



技巧三:

分分钟掌握信号特性阻抗


现今电子产品的信号速度越来越快,信号传输的阻抗连续性与阻抗匹配对电子产品的运作至关重要;而良好的阻抗控制,除了在硬件设计时的规划外,在PCB设计时间针对信号传输路径进行分析并对走线做优化修正,避免阻抗不连续,亦是必要的过程。


本篇将透过设计实例与大家分享如何使用Allegro PCB Designer的Impedance分析功能,在PCB 布线过程中同步进行信号特性阻抗分析,重点是在执行Impedance分析功能时,不需要任何复杂设定便可针对信号走线阻抗进行快筛分析,帮助PCB Layout工程师实时修正PCB走线设计。



技巧四:

消除信号串扰最佳解


现今电子产品轻薄短小伴随追求更高信号传输质量发展趋势,使得电路板尺寸愈来愈小,各层走线密度也愈来愈大,特别当信号速度持续加快时,串扰(Crosstalk)问题也愈趋严重。串扰会直接影响信号是否能正确接收,因此如何降低噪声干扰成了PCB设计团队需面对的重要课题。


本文将透过设计实例详解如何使用Allegro PCB Designer 中的IDA (In-Design Analysis, 设计同步分析) Crosstalk分析功能,只要搭配零件模型的挂载,EE/Layout人员就能于设计中同步进行SI等级的串扰分析,预先消除常见的信号串扰问题,并达到更为精确的结果,使设计效率提升,不良机率减少。



技巧五:

扫除信号线的意外回音


现今电子产品复杂度越趋增加,信号速度越来越快,在信号传输的过程中,如果信号不断反射便会对电子产品的运作造成影响,而这又与阻抗连续性以及阻抗匹配息息相关;而如何避免信号反射,除了在硬件设计时的规划外,在PCB设计时间针对信号传输路径进行分析和走线优化,并使传输信号的发送与接收端阻抗匹配,亦是确保产品性能良好的不二法门。


本篇将透过设计实例详解如何使用Allegro PCB Designer中的 IDA (In-Design Analysis, 设计同步分析) Reflection分析功能,在PCB 布线过程中同步进行信号反射分析,EE或Layout工程师只需再多挂载零件模型,就可以轻松实现SI等级的信号反射分析,预先扫除信号在线的意外回音!



技巧六:

高速信号回流路径


高速设计已成为愈来愈多PCB设计人员关切的重点。在进行高速PCB设计时,每位工程师都应重视其信号完整性,并且需时常考虑其信号电路的回流路径,因为不良的回流路径容易导致噪声耦合等信号完整性问题。如果电流必须经过很长的路径才能返回,信号路径的电感回路会增加。当系统中的电感回路越大,这些信号愈有可能吸收来自系统中任何其他Net的噪声。


一般回流路径不连续问题常是由于缺少接地过孔Via、接地层中的间隙、缺少去耦电容,或是使用错误Net所引起的。 而当你的PCB设计愈趋复杂,要快速找出这些问题难度也愈高。


本文将通过设计实例详解如何使用Allegro PCB Designer中 IDA (In-Design Analysis, 设计同步分析) 的Return Path分析功能,在PCB 设计过程中进行回流路径分析,帮助工程师快速找出那些高速信号的回流路径是否适当,以确保Layout的质量并且减少产品量产后因信号不稳而需要召回的重大损失,实现设计一次性成功。



常见问题


什么是PCB设计同步分析?

PCB设计同步分析(In-Design Analysis, IDA)是将Allegro设计界面与Sigrity分析引擎紧密结合而实现的全新功能。在IDA的工作流程中,Sigrity分析引擎可提供快速的一级响应来对PCB设计工程师的工作进行指导。


IDA功能与Sigrity工具中的仿真分析功能有什么区别?在仿真精度与速度方面哪个更有优势?

相较于IDA功能,Sigrity工具为SI/PI工程师提供了更多高级配置选项,提供最精确的分析结果。因此,根据仿真分析的配置不同,为了确保仿真精度,可能需要更长的时间来呈现分析结果。设计团队可以根据具体情况进行工具的搭配和选择。


如何使用IDA设计同步分析功能?

IDA设计同步分析功能集成在Cadence最新发布的Sigrity Aurora工具中,该工具为布局前、设计中、以及布局后的PCB设计提供设计同步信号和电源完整性分析。集成Allegro的PCB编辑和布线技术,Sigrity Aurora用户能够在设计周期的早期,通过假设分析,设置更精确的设计约束、减少设计迭代。


了解更多Sigrity Aurora产品详情,欢迎点击下方图片: